


(11)Publication number : 2000-267616  
(43)Date of publication of application : 29.09.2000

G09G 3/20  
G02F 1/133  
G09G 3/36

(71)Applicant : SONY CORP  
(72)Inventor : UCHINO KATSUhide  
MAEKAWA TOSHIOCHI

**PROBLEM TO BE SOLVED:** To improve picture quality by preventing ghosts and vertical stripes from occurring by sequentially generating sampling pulses which are not made to overlap switches connected with the same video signal line but are made to overlap adjacent switches.

**SOLUTION:** Switches SW1-SW4 each of a sampling switch group 16 are driven by generating the sampling pulses Vh1-1, Vh1-2, Vh2-1, Vh2-2 which are made not to overlap a switch connected with the same video signal but are made to overlap a switch adjacent to the sampling group 16. In such a manner, since video signals are not interfered with each other between different signal lines, the video signals are settled without occurrence of ghosts, and moreover since the video signals are not influenced by potential fluctuation of the signal lines vertical stripes do not occur.



[Date of request for examination]  
[Date of sending the examiner's decision of rejection]  
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]  
[Date of final disposal for application]  
[Patent number]  
[Date of registration]  
[Number of appeal against examiner's decision of rejection]  
[Date of requesting appeal against examiner's decision of rejection]  
[Date of extinction of right]

**This Page Blank (uspto)**

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-267616

(P2000-267616A)

(43) 公開日 平成12年9月29日 (2000.9.29)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テーマコード* (参考)
G 0 9 G 3/20	6 2 3	G 0 9 G 3/20	6 2 3 V 2 H 0 9 3
G 0 2 F 1/133	5 5 0	G 0 2 F 1/133	5 5 0 5 C 0 0 6
G 0 9 G 3/36		G 0 9 G 3/36	5 C 0 8 0

審査請求 未請求 請求項の数 4 O L (全 8 頁)

(21) 出願番号 特願平11-74788

(22) 出願日 平成11年3月19日 (1999.3.19)

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 内野 勝秀

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(72) 発明者 前川 敏一

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(74) 代理人 100086298

弁理士 船橋 國則


最終頁に続く

(54) 【発明の名称】 液晶表示装置およびその駆動方法

(57) 【要約】

【課題】 点順次駆動において、サンプリングパルスをオーバーラップさせないように生成すると、画素トランジスタと信号ラインの間に存在する寄生容量に起因する信号ラインからの電位変化の飛び込みによって縦スジが発生する。

【解決手段】 点順次駆動方式のアクティブマトリクス型TFT液晶表示装置において、サンプリングパルスVh1-1、Vh1-2、Vh2-1、Vh2-2を生成するに当たって、同一の映像信号ライン(15-2/15-1)に接続されたサンプリングスイッチ(sw1とsw3/sw2とsw4)に与えるサンプリングパルスVh1-1とVh2-1/Vh1-2とVh2-2についてはオーバーラップさせないように、また隣接するサンプリングスイッチ(sw1とsw2、sw2とsw3、sw3とsw4)に与えるサンプリングパルスVh1-1とVh1-2、Vh1-2とVh2-1、Vh2-1とVh2-2についてはオーバーラップさせるようにする。



## 【特許請求の範囲】

【請求項1】  $n$  系統 ( $n$  は2以上の整数) の映像信号をそれぞれ独立に入力する  $n$  本の映像信号ラインと、画素がマトリクス状に配置されてなる画素部を行単位で順次駆動する第1の駆動手段と、

前記画素部の各列ごとに配線された信号ラインの各々に対して、 $n$  本の信号ラインを単位として前記  $n$  本の映像信号ラインの各々との間に接続されたサンプリングスイッチ群と、

前記サンプリングスイッチ群の各スイッチのうち、同一の映像信号ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを順に駆動する第2の駆動手段とを備えたことを特徴とする液晶表示装置。

【請求項2】 前記複数系統の映像信号の各位相は、前記第2の駆動手段から発生されるサンプリングパルスの位相に対応していることを特徴とする請求項1記載の液晶表示装置。

【請求項3】 画素がマトリクス状に配置されてなる画素部を、行ごとに画素単位で順次駆動する液晶表示装置において、

$n$  系統 ( $n$  は2以上の整数) の映像信号を  $n$  本の映像信号ラインを通してそれぞれ独立に入力し、

前記画素部の各列ごとに配線された信号ラインの各々に対して、 $n$  本の信号ラインを単位として前記  $n$  本の映像信号ラインの各々との間に接続されたサンプリングスイッチ群について、各スイッチのうち同一の映像信号ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスによって順に駆動することを特徴とする液晶表示装置の駆動方法。

【請求項4】 前記複数系統の映像信号の各位相は、前記第2の駆動手段から発生されるサンプリングパルスの位相に対応していることを特徴とする請求項3記載の液晶表示装置の駆動方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、液晶表示装置およびその駆動方法に関し、特にマトリクス状に配置された各画素をライン（行）ごとに画素単位で順次駆動する点順次駆動方式のアクティブマトリクス型液晶表示装置およびその駆動方法に関する。

【0002】

【従来の技術】 アクティブマトリクス型液晶表示装置では、通常、各画素のスイッチング素子として薄膜トランジスタ（TFT: thin film transistor）が用いられた構成となっている。このアクティブマトリクス型TFT液晶表示装置の構成の一例を図5に示す。ここでは、簡単のために、4行4列の画素配列の場合を例に採って示

している。

【0003】 図5において、ゲートライン  $Vg1 \sim Vg4$  の各々と信号ライン  $sig1 \sim sig4$  の各々の交差部に、画素101がマトリクス状に配置されている。この画素101は、ゲート電極がゲートライン  $Vg1 \sim Vg4$  に、ソース電極（又は、ドレイン電極）が信号ライン  $sig1 \sim sig4$  にそれぞれ接続された薄膜トランジスタTFTと、この薄膜トランジスタTFTのドレイン電極（又は、ソース電極）に一方の電極が接続された保持容量  $Cs$  とを有する構成となっている。なお、ここでは、図面の簡素化のために、液晶セルLCについては省略している。この液晶セルLCは、その画素電極が薄膜トランジスタTFTのドレイン電極に接続されている。

【0004】 この画素構造において、図示せぬ液晶セルLCの対向電極および保持容量  $Cs$  の他方の電極は各画素間で共通に  $Cs$  ライン102に接続されている。そして、この  $Cs$  ライン102を介して所定の直流電圧が共通電圧  $Vcom$  として、図示せぬ液晶セルLCの対向電極および保持容量  $Cs$  の他方の電極に与えられるようになっている。

【0005】 スキャンドライバ103は、1垂直期間（1フィールド期間）ごとにゲートライン  $Vg1 \sim Vg4$  を順次走査して画素101を行単位で選択する処理を行う。一方、ソースドライバ104は、例えば2系統で入力される映像信号  $video1$ 、2を1水平期間（1H）ごとに順次サンプリングし、スキャンドライバ103によって選択された行の画素101に対して書き込む処理を行う。

【0006】 このソースドライバ104において、具体的には、画素部の各信号ライン  $sig1 \sim sig4$  と、映像信号  $video2$ 、1をそれぞれ独立に入力する各映像信号ライン105-2、105-1との間にサンプリングスイッチ  $sw1 \sim sw4$  が交互に接続され、これらサンプリングスイッチ  $sw1 \sim sw4$  が2個ずつ対となってシフトレジスタの各転送段106-1、106-2から順に出力されるサンプリングパルス  $Vh1$ 、 $Vh2$  に応答して順次オンするようになっている。

【0007】 上記構成のアクティブマトリクス型TFT液晶表示装置において、その点順次駆動に際して、従来は、シフトレジスタの各転送段106-1、106-2から順に出力されるサンプリングパルス  $Vh1$ 、 $Vh2$  を、図6の波形図から明らかなように、相互のパルスがオーバーラップしない（Non-Overlap）ように生成していた。これは、隣接するサンプリングパルスがオーバーラップしていると、本例の場合、サンプリングパルス  $Vh1$ 、 $Vh2$  がオーバーラップしていることに伴ってサンプリングスイッチ  $sw1$ 、 $sw2$  とサンプリングスイッチ  $sw3$ 、 $sw4$  が一時的に同時にオン状態となることから、映像信号の干渉が生じ、これによってゴ

ーストが引き起こされるからである。

【0008】

【発明が解決しようとする課題】上述したように、隣接するサンプリングパルスがオーバーラップしていない場合には、図6の波形図に示すように、サンプリングパルス $V_{h1}$ が発生し、サンプリングスイッチ $sw1$ 、 $sw2$ がオンすることで、信号ライン $sig1$ 、 $2$ に対する映像信号 $video2$ 、 $1$ の書き込みが行われ、その書き込み終了後サンプリングスイッチ $sw1$ 、 $sw2$ がオフし、信号ライン $sig1$ 、 $2$ がハイインピーダンスになる。その後引き続いてサンプリングパルス $V_{h2}$ が発生し、サンプリングスイッチ $sw3$ 、 $sw4$ がオンすることで、信号ライン $sig3$ 、 $4$ に対する映像信号 $video2$ 、 $1$ の書き込みが行われる。

【0009】ここで、画素101の各々において、薄膜トランジスタTFTのソース／ドレイン電極と信号ライン $sig1 \sim sig4$ の各々との間に寄生容量 $c1$ が存在する。このため、信号ライン $sig1$ 、 $2$ への映像信号 $video1$ 、 $2$ の書き込み終了後、信号ライン $sig3$ 、 $4$ に対する書き込みが行われ、信号ライン $sig3$ の電位が変化すると、この電位変化が寄生容量 $c1$ を介して信号ライン $sig2$ に接続されている画素に飛び込み、当該画素の電位のみが $\Delta V_{sig}$ だけ変化する。

【0010】このとき、信号ライン $sig1$ に接続されている画素に対しては電位変化の飛び込みが無いため、当該画素における $\Delta V_{sig}$ の電位変化は生じない。すなわち、この $\Delta V_{sig}$ の電位変化は、信号ライン $sig3$ への映像信号 $video2$ の書き込み時の当該信号ライン $sig3$ の電位変化に伴って、信号ライン $sig2$ に接続されている画素についてのみ生じる。その結果、1列おきの画素列の電位変化は、表示画面上に縦スジとなって現れ、画質劣化の原因となる。

【0011】上述したことから明らかなように、点順次駆動において、水平走査のためのサンプリングパルスを、隣接するパルスがオーバーラップしないように生成した場合には、映像信号の干渉によって引き起こされるゴーストを除去することができる反面、薄膜トランジスタTFTのソース／ドレイン電極と信号ライン $sig1 \sim sig4$ の各々との間の寄生容量 $c1$ に起因して、ある信号ラインの映像信号の書き込み時の電位変化が隣りの信号ラインに飛び込むことによって縦スジが発生することになる。

【0012】本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、ゴーストを発生させず、しかも縦スジを除去して画質の向上を図った液晶表示装置およびその駆動方法を提供することにある。

【0013】

【課題を解決するための手段】上記目的を達成するため、本発明では、画素がマトリクス状に配置されてなる画素部を、行ごとに画素単位で順次駆動する液晶表示装

置において、 $n$ 系統（ $n$ は2以上の整数）の映像信号を $n$ 本の映像信号ラインを通してそれぞれ独立に入力するとともに、画素部の各列ごとに配線された信号ラインの各々に対して、 $n$ 本の信号ラインを単位として $n$ 本の映像信号ラインの各々との間にそれぞれスイッチが接続されてなるサンプリングスイッチ群を設け、画素部を行単位で順次駆動する一方、サンプリングスイッチ群について、各サンプリングスイッチのうち同一の映像信号ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスによって順に駆動するようにする。

【0014】このように、同一映像信号ラインに接続されたサンプリングスイッチに対してはオーバーラップさせないようにサンプリングパルスを生成することで、同一映像信号ラインに接続されたサンプリングスイッチが同時にオン状態とならないため、異なる信号ライン間で映像信号が干渉し合うことがない。また、隣接するサンプリングスイッチに対してはオーバーラップさせるようにサンプリングパルスを生成することで、各画素トランジスタのソース／ドレイン電極と信号ラインの各々との間に寄生容量が存在したとしても、この寄生容量を介してある信号ラインの電位変化が隣りの信号ラインに飛び込んだとしても、その信号ラインがローインピーダンスにあるため、その影響を受けることはない。

【0015】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して詳細に説明する。

【0016】図1は、本発明の第1実施形態に係る点順次駆動方式のアクティブマトリクス型TFT液晶表示装置の構成例を示す回路図である。ここでは、簡単のために、4行4列の画素配列の場合を例に採って示している。

【0017】図1において、ゲートライン $V_{g1} \sim V_{g4}$ の各々と信号ライン $sig1 \sim sig4$ の各々の交差部に、画素11がマトリクス状に配置されている。この画素11は、ゲート電極がゲートライン $V_{g1} \sim V_{g4}$ に、ソース電極（又は、ドレイン電極）が信号ライン $sig1 \sim sig4$ にそれぞれ接続された薄膜トランジスタ（画素トランジスタ）TFTと、この薄膜トランジスタTFTのドレイン電極（又は、ソース電極）に一方の電極が接続された保持容量 $C_s$ とを有する構成となっている。なお、ここでは、図面の簡素化のために、液晶セルLCについては省略している。この液晶セルLCは、その画素電極が薄膜トランジスタTFTのドレイン電極に接続されている。

【0018】この画素構造において、図示せぬ液晶セルLCの対向電極および保持容量 $C_s$ の他方の電極は各画素間で共通に $C_s$ ライン12に接続されている。そして、この $C_s$ ライン12を介して所定の直流電圧がコモン電圧 $V_{com}$ として、図示せぬ液晶セルLCの対向電

極および保持容量 $C_s$ の他方の電極に与えられるようになっている。なお、 $C_s$ ライン102は、隣り合う左右の各画素間で抵抗分 $RC_s$ を有している。

【0019】垂直駆動回路であるスキヤンドライバ13は、画素部の例えば左側に配置されて1フィールド期間ごとにゲートライン $V_{g1} \sim V_{g4}$ を順次走査して画素11を行(ライン)単位で選択する処理を行う。一方、水平駆動回路であるソースドライバ14は、画素部の例えば上側に配置されて $n$ 系統( $n$ は2以上の整数)、例えば2系統で入力される映像信号 $video_1$ 、2を1Hごとに順次サンプリングし、スキヤンドライバ13によって選択された行の画素11に対して書き込む処理を行う。

【0020】このソースドライバ14において、具体的には、2系統の映像信号 $video_1$ 、2が2本の映像信号ライン15-1、15-2を通して入力される。また、画素部の列ごとに配線された信号ライン $sig1 \sim sig4$ の各々に対して、2本の信号ラインを単位として2本の映像信号ライン15-2、15-1の各々との間にサンプリングスイッチ $sw1 \sim sw4$ が接続されている。すなわち、サンプリングスイッチ $sw1 \sim sw4$ は、その一端が信号ライン $sig1 \sim sig4$ の各々に接続され、その他端が2本の映像信号ライン15-2、15-1に対して交互に接続されてサンプリングスイッチ群16を構成している。

【0021】ソースドライバ14にはさらに、シフトレジスタ(各転送段17-1、17-2、17-3、17-4)が設けられている。このシフトレジスタの各転送段17-1、17-2、17-3、17-4からは、図2のタイミングチャートに示すように、水平スタートパルス $Hst$ にตอบสนองして水平クロック $CK$ に同期して順にサンプリングパルス $Vh1-1$ 、 $Vh1-2$ 、 $Vh2-1$ 、 $Vh2-2$ が出力される。なお、本装置で用いる水平クロック $CK$ は、図5に示す従来装置で用いる水平クロック $CK$ (図6を参照)の2倍の周波数(周期が $\tau/2$ )に設定されている。

【0022】シフトレジスタの各転送段17-1、17-2、17-3、17-4から出力されるサンプリングパルス $Vh1-1$ 、 $Vh1-2$ 、 $Vh2-1$ 、 $Vh2-2$ は、サンプリングスイッチ群16の各サンプリングスイッチ $sw1 \sim sw4$ にそれぞれ与えられる。ここで、これらサンプリングパルス $Vh1-1$ 、 $Vh1-2$ 、 $Vh2-1$ 、 $Vh2-2$ の相互の位相関係について説明する。

【0023】シフトレジスタの各転送段17-1、17-2、17-3、17-4において、サンプリングパルス $Vh1-1$ 、 $Vh1-2$ 、 $Vh2-1$ 、 $Vh2-2$ を生成するに当たり、サンプリングスイッチ群16の各スイッチのうち、同一の映像信号ラインに接続されるスイッチに対してはオーバーラップさせず(Non-Overlap)、隣接するスイッチに対してはオーバーラップさせるよう

に、サンプリングパルス $Vh1-1$ 、 $Vh1-2$ 、 $Vh2-1$ 、 $Vh2-2$ を生成する。

【0024】すなわち、サンプリングスイッチ群16の各スイッチのうち、映像信号ライン15-2に接続されたサンプリングスイッチ $sw1$ と $sw3$ に与えられるサンプリングパルス $Vh1-1$ と $Vh2-1$ 、映像信号ライン15-1に接続されたサンプリングスイッチ $sw2$ と $sw4$ に与えられるサンプリングパルス $Vh1-2$ と $Vh2-2$ は相互にオーバーラップせず、隣接するサンプリングスイッチ $sw1 \sim sw4$ に与えられるサンプリングパルス $Vh1-1$ と $Vh1-2$ 、 $Vh1-2$ と $Vh2-1$ 、 $Vh2-1$ と $Vh2-2$ は相互にオーバーラップするように、サンプリングパルス $Vh1-1$ 、 $Vh1-2$ 、 $Vh2-1$ 、 $Vh2-2$ を生成する。

【0025】具体的には、図2のタイミングチャートから明らかなように、サンプリングパルス $Vh1-1$ 、 $Vh1-2$ 、 $Vh2-1$ 、 $Vh2-2$ は各々、水平クロック $CK$ の半クロック分だけ位相がずれた関係にある。これにより、サンプリングパルス $Vh1-1$ と $Vh1-2$ 、 $Vh1-2$ と $Vh2-1$ 、 $Vh2-1$ と $Vh2-2$ は水平クロック $CK$ の半クロック分だけ相互にオーバーラップし、またサンプリングパルス $Vh1-1$ の立ち下がりのタイミングでサンプリングクロック $Vh2-1$ が立ち上がり、サンプリングパルス $Vh1-2$ の立ち下がりのタイミングでサンプリングクロック $Vh2-2$ が立ち上がる位相関係となる。

【0026】また、サンプリングパルス $Vh1-1$ と $Vh1-2$ 、 $Vh2-1$ と $Vh2-2$ が水平クロック $CK$ の半クロック分だけ位相がずれた関係にあることに伴って、入力される2系統の映像信号 $video_1$ 、2についてもその位相関係となるように設定される。すなわち、映像信号 $video_1$ に対して映像信号 $video_2$ が、水平クロック $CK$ の半クロック分だけ位相が遅れた関係にある。

【0027】次に、上記構成の点順次駆動方式のアクティブマトリクス型TFT液晶表示装置の駆動について、図2のタイミングチャートを参照して説明する。

【0028】先ず最初に、スキヤンドライバ13からゲートライン $V_{g1}$ に対して走査パルスが出力されると、この走査パルスがゲートライン $V_{g1}$ を通して1ライン(1行)目の各画素の薄膜トランジスタTFTのゲート電極に印加される。一方、シフトレジスタの各転送段17-1、17-2、17-3、17-4からは、サンプリングパルス $Vh1-1$ 、 $Vh1-2$ 、 $Vh2-1$ 、 $Vh2-2$ が、図2に示す位相関係を持って順に出力される。

【0029】この1ライン目の水平走査において、先ず、サンプリングパルス $Vh1-1$ が立ち上がる。すると、サンプリングスイッチ $sw1$ がオン(閉)状態となり、このサンプリングスイッチ $sw1$ を通して映像信号 $video_2$ が信号ライン $sig1$ に書き込まれる。次に、水平クロック $CK$ の半クロック後に、サンプリング

パルスVh1-2が立ち上がる。すると、サンプリングスイッチsw2がオン状態となり、このサンプリングスイッチsw2を通して映像信号video1が信号ラインsig2に書き込まれる。

【0030】さらに水平クロックCKの半クロック後に、サンプリングパルスVh1-1が立ち下がると同時に、サンプリングパルスVh2-1が立ち上がる。すると、サンプリングスイッチsw1がオフ（開）状態となって信号ラインsig1への映像信号video2の書き込みが終了し、代わってサンプリングスイッチsw3がオン状態となり、このサンプリングスイッチsw3を通して映像信号video2が信号ラインsig3に書き込まれる。

【0031】さらに水平クロックCKの半クロック後に、サンプリングパルスVh1-2が立ち下がると同時に、サンプリングパルスVh2-2が立ち上がる。すると、サンプリングスイッチsw2がオフ状態となって信号ラインsig2への映像信号video1の書き込みが終了し、代わってサンプリングスイッチsw4がオン状態となり、このサンプリングスイッチsw4を通して映像信号video1が信号ラインsig4に書き込まれる。

【0032】以上の駆動手順により、1ライン目の各画素に対して、シフトレジスタの各転送段17-1, 17-2, 17-3, 17-4から順に出力されるサンプリングパルスVh1-1, Vh1-2, Vh2-1, Vh2-2に同期して、点順次にて各画素に2系統の映像信号video1, 2が交互に書き込まれる。2ライン目、3ライン目、4ライン目についても同様の手順によって書き込みが行われる。

【0033】上述したように、点順次駆動方式のアクティブマトリクス型液晶表示装置において、サンプリングパルスVh1-1, Vh1-2, Vh2-1, Vh2-2を生成するに当たり、サンプリングスイッチ群16の各スイッチのうち、同一の映像信号ラインに接続されたスイッチに対してはオーバーラップさせないようにしたことにより、サンプリングスイッチsw1とsw3、sw2とsw4が同時にオン状態とならないため、異なる信号ライン間（信号ラインsig1とsig3間、sig2とsig4間）で映像信号が干渉し合うことはなく、したがってゴーストが発生することはない。

【0034】また、サンプリングパルスVh1-1, Vh1-2, Vh2-1, Vh2-2を生成するに当たり、サンプリングスイッチ群16の隣接するサンプリングスイッチに対してはオーバーラップさせるようにしたことにより、信号ラインsig3への映像信号video2の書き込みを考えた場合に、その書き込みによって当該信号ラインsig3の電位が変化しても、この時間はサンプリングスイッチsw2がオン状態にあるため、信号ラインsig2がローインピーダンスにある。

【0035】これにより、図1に示すように、各画素11の薄膜トランジスタTFTのソース／ドレイン電極と信号ラインsig1～sig4の各々との間に寄生容量c1が存在した場合において、この寄生容量c1を介して信号ラインsig3の電位変化が信号ラインsig2に飛び込んだとしても、信号ラインsig2がローインピーダンスであることによってその影響を受けて信号ラインsig2の電位が変化することはない。したがって、従来技術の課題であった縦スジが発生することもない。

【0036】図3は、本発明の第2実施形態に係る点順次駆動方式のアクティブマトリクス型TFT液晶表示装置の構成例を示す回路図である。ここでは、簡単のために、4行8列の画素配列の場合を例に採って示している。また、本実施形態では、4系統の映像信号video1, 2, 3, 4を入力とする液晶表示装置に適用した場合を例に採っている。なお、画素部の構造等については、第1実施形態の場合と全く同じであり、図中、図1と同等部分には同一符号を付して示している。

【0037】この第2実施形態に係る点順次駆動方式のアクティブマトリクス型TFT液晶表示装置において、第1実施形態に係る液晶表示装置と異なるのは、ソースドライバ24の構成である。以下、このソースドライバ24の具体的な構成について説明する。

【0038】4系統の映像信号video1, 2, 3, 4が4本の映像信号ライン25-1, 25-2, 25-3, 25-4を通して入力される。また、画素部の列ごとに配線された信号ラインsig1～sig8の各々に対して、4本の信号ラインを単位として4本の映像信号ライン25-1, 25-2, 25-3, 25-4の各々と間にサンプリングスイッチsw1～sw8が接続されている。すなわち、サンプリングスイッチsw1～sw8の各一端が信号ラインsig1～sig8の各々に接続され、サンプリングスイッチsw1～sw4、sw5～sw8の各他端がそれぞれ4本の映像信号ライン25-1, 25-2, 25-3, 25-4に接続されている。

【0039】ソースドライバ24にはさらに、シフトレジスタ（各転送段27-1, 27-2, 27-3, 27-4, 27-5, 27-6, 27-7, 27-8）が設けられている。このシフトレジスタの各転送段27-1, 27-2, 27-3, 27-4, 27-5, 27-6, 27-7, 27-8からは、サンプリングパルスVh1-1, Vh1-2, Vh1-3, Vh1-4, Vh2-1, Vh2-2, Vh2-3, Vh2-4が順に出力される。そして、これらサンプリングパルスVh1-1, Vh1-2, Vh1-3, Vh1-4, Vh2-1, Vh2-2, Vh2-3, Vh2-4は、サンプリングスイッチsw1～sw8にそれぞれ与えられる。

【0040】サンプリングパルスVh1-1, Vh1-2, Vh1-3, Vh1-4, Vh2-1, Vh2-2, Vh2-3, Vh2-4を生成するに当たり、シフトレジスタの各転送

段27-1~27-8は、サンプリングスイッチsw1~sw8のうち、同一の映像信号ラインに接続されるスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせるように、サンプリングパルスVh1-1, Vh1-2, Vh1-3, Vh1-4, Vh2-1, Vh2-2, Vh2-3, Vh2-4を生成する。

【0041】すなわち、映像信号ライン25-4に接続されたスイッチsw1とsw5に与えられるサンプリングパルスVh1-1とVh2-1、映像信号ライン25-3に接続されたスイッチsw2とsw6に与えられるサンプリングパルスVh1-2とVh2-2、映像信号ライン25-2に接続されたスイッチsw3とsw7に与えられるサンプリングパルスVh1-3とVh2-3、映像信号ライン25-1に接続されたスイッチsw4とsw8に与えられるサンプリングパルスVh1-4とVh2-4は、相互にオーバーラップしないように、サンプリングパルスVh1-1, Vh1-2, Vh1-3, Vh1-4, Vh2-1, Vh2-2, Vh2-3, Vh2-4を生成する。

【0042】さらに、隣接するサンプリングスイッチsw1~sw8に与えられるサンプリングパルスVh1-1とVh1-2, Vh1-2とVh1-3, Vh1-3とVh1-4, Vh1-4とVh2-1, Vh2-1とVh2-2, Vh2-2とVh2-3, Vh2-3とVh2-4は、相互にオーバーラップするように、サンプリングパルスVh1-1, Vh1-2, Vh1-3, Vh1-4, Vh2-1, Vh2-2, Vh2-3, Vh2-4を生成する。

【0043】このように、4系統の映像信号video1, 2, 3, 4を入力とする点順次駆動方式のアクティブマトリクス型TFT液晶表示装置においても、サンプリングパルスVh1-1, Vh1-2, Vh1-3, Vh1-4, Vh2-1, Vh2-2, Vh2-3, Vh2-4を生成するに当たり、シフトレジスタの各転送段27-1~27-8は、サンプリングスイッチsw1~sw8のうち、同一の映像信号ラインに接続されるスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせるようにしたことにより、第1実施形態の場合と同様の駆動原理によってゴーストを発生させず、しかも縦スジを除去することができる。

【0044】なお、この第2実施形態においては、サンプリングスイッチsw1, sw2, sw3, sw4, sw5, sw6, sw7, sw8の各々に対してサンプリングパルスVh1-1, Vh1-2, Vh1-3, Vh1-4, Vh2-1, Vh2-2, Vh2-3, Vh2-4を与えることにより、サンプリングスイッチsw1, sw2, sw3, sw4, sw5, sw6, sw7, sw8を個々に駆動するとしたが、この構成に限定されるものではない。

【0045】その変形例の構成を図4に示す。同図から明らかなように、サンプリングスイッチsw1, sw2, sw3, sw4, sw5, sw6, sw7, sw8

を2個ずつ対にする。すなわち、サンプリングスイッチsw1とsw2, sw3とsw4, sw5とsw6, sw7とsw8を対にする。これに対し、ソースドライバ34において、シフトレジスタを4段の転送段37-1, 37-2, 37-3, 37-4で構成し、これら転送段37-1, 37-2, 37-3, 37-4からサンプリングパルスVh1-1, Vh1-2, Vh2-1, Vh2-2を出力するようにする。

【0046】これらサンプリングパルスVh1-1, Vh1-2, Vh2-1, Vh2-2を生成するに当たっても、サンプリングスイッチsw1~sw8のうち、同一の映像信号ラインに接続されるサンプリングスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせるように、サンプリングパルスVh1-1, Vh1-2, Vh2-1, Vh2-2を生成することで、ゴーストを発生させず、しかも縦スジを除去することができる。また、シフトレジスタの段数を第2実施形態の場合の半分にできるため、ソースドライバの回路構成の簡略化を図ることもできる。

【0047】なお、上記各実施形態では、入力する映像信号の系統数が2系統、4系統の場合を例に採って説明したが、3系統の場合にも、また5系統以上の場合にも、上述した各実施形態の基本原理のもとに、同様に適用可能である。

【0048】また、上記実施形態においては、アナログ映像信号を入力とし、これをサンプリングして点順次に各画素を駆動するアナログインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、デジタル映像信号を入力とし、これをラッチした後アナログ映像信号に変換し、このアナログ映像信号をサンプリングして点順次に各画素を駆動するデジタルインターフェース駆動回路を搭載した液晶表示装置にも、同様に適用可能である。

【0049】

【発明の効果】以上説明したように、本発明によれば、点順次駆動方式のアクティブマトリクス型液晶表示装置において、同一映像信号ラインに接続されたサンプリングスイッチに対してはオーバーラップさせないように、しかも隣接するサンプリングスイッチに対してはオーバーラップさせるようにサンプリングパルスを生成して各サンプリングスイッチを駆動するようにしたことにより、異なる信号ライン間で映像信号が干渉し合うことがないため、ゴーストを発生させずに済み、しかも各画素トランジスタのソース/ドレイン電極と信号ラインの各々の間に存在する寄生容量を介してある信号ラインの電位変化が隣りの信号ラインに飛び込んだとしても、その影響を受けることがないため、縦スジを発生させることもなく、よって画質を大幅に向上できることになる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係る点順次駆動方式の



アクティブマトリクス型TFT液晶表示装置の構成例を示す回路図である。

【図2】第1実施形態に係る点順次駆動方式のアクティブマトリクス型TFT液晶表示装置の動作説明のためのタイミングチャートである。

【図3】本発明の第2実施形態に係る点順次駆動方式のアクティブマトリクス型TFT液晶表示装置の構成例を示す回路図である。

【図4】第2実施形態の変形例に係る点順次駆動方式のアクティブマトリクス型TFT液晶表示装置の構成例を示す回路図である。

【図5】点順次駆動方式のアクティブマトリクス型TF


Ｔ液晶表示装置の従来例を示す回路図である。

【図6】従来例に係る点順次駆動方式のアクティブマトリクス型TFT液晶表示装置の動作説明のためのタイミングチャートである。


【符号の説明】

11…画素、12…Csライン、13…スキヤンドライバ、14、24、34…ソースドライバ、15-1、15-2、25-1～25-4…映像信号ライン、16…サンプリングスイッチ群、17-1～17-4、27-1～27-8、37-1～37-4…シフトレジスタの各転送段、sw1～sw8…サンプリングスイッチ


【図1】




【图2】



【图5】



【図6】



【図3】